



Universidad
de Alcalá

GUÍA DOCENTE

Arquitectura de Computadores

**Grado en
Ingeniería Telemática (GIT)**

Universidad de Alcalá

Curso Académico 2022/2023

3^{er} Curso - 1^{er} Cuatrimestre (GIT)

GUÍA DOCENTE

Nombre de la asignatura:	Arquitectura de Computadores
Código:	380000 (GIT)
Titulación en la que se imparte:	Grado en Ingeniería Telemática (GIT)
Departamento y Área de Conocimiento:	Automática Automática
Carácter:	Obligatoria (GIT)
Créditos ECTS:	6.0
Curso y cuatrimestre:	3^{er} Curso - 1^{er} Cuatrimestre (GIT)
Profesorado:	Escuder Cabañas, Virginia
Horario de Tutoría:	Consultar al comienzo de la asignatura
Idioma en el que se imparte:	Español

1a. PRESENTACIÓN

En la asignatura de Arquitectura de Computadores se pretende capacitar al alumno para entender el funcionamiento de los sistemas de procesamiento de la información, desde el punto de vista de la mejora del rendimiento y su relación con el coste. Con este fin se aborda la arquitectura y organización básica de un computador de propósito general, siendo éste el elemento más representativo de estos sistemas.

Para el correcto aprovechamiento de la asignatura, es necesario que el alumno haya adquirido las competencias contenidas en otras asignaturas previas como (pero no limitado a) Electrónica Digital y Sistemas Electrónicos Digitales. Específicamente en el diseño y análisis de sistemas combinacionales y secuenciales, aritmética binaria y sistemas de representación numérica.

El proceso de enseñanza-aprendizaje seguirá el modelo clásico de estudio de arquitectura de computadores, considerando los aspectos más relevantes de los repertorios de instrucciones para posteriormente analizar un computador desde sus partes funcionales básicas.

El método de impartición dividirá los contenidos en atención a los bloques que forman un computador según la arquitectura de Von Neumann. Se extrapolarán los conceptos adquiridos a arquitecturas actuales.

En todos los temas se desarrollarán contenidos teóricos y prácticos. Los contenidos prácticos consistirán en la resolución de problemas y actividades diversas como análisis de rendimiento de diferentes soluciones arquitectónicas, desarrollo de programas en los distintos repertorios de instrucciones estudiados, mejora de la arquitectura de referencia, etc., que podrán llevarse a cabo mediante herramientas de simulación hardware y ensambladores diversos, según su disponibilidad.

1b. COURSE SUMMARY

Computer Architecture is a compulsory 6 ECTS course offered in the first semester of the third year the Telematics Engineering Degree. The main objective is to provide a vision of the organizational aspects of Computers: how hardware elements are combined and synchronized to execute programs, always considering and quantifying performance aspects. The main topics covered are: Von-Neumann and Harvard Architectures overview, Data path and ALU implementation, acceleration and optimization, Instruction Set Architectures for CISC and RISC machines, Fine grain parallelism (pipelining), Memory hierarchy (Cache) and Performance, and I/O.

This subject is aimed at providing the students with the skill of understanding how the digital processing systems work. For this purpose, the basic organization and architecture of a general purpose computer is addressed, as the basic core of these systems. The main goal is to make the student understand the available techniques to analyze and to improve the performance of a computer.

Students must have previous knowledge on Digital Electronics, primarily on logic systems, binary arithmetic and representation of numbers.

The classical Computer Architecture teaching method will be used, taking into account the most relevant aspects of the Instruction Set Architecture (ISA) of a basic computer. The ISA will be used as a basis to explain the different functional parts of a computer, using the Von-Neumann architecture for so. Nevertheless, most recent architecture will be explained as reference.

All lessons will have theoretical and practical components. This shall be done by means of exercises, problems and other activities, such as performance comparison between architectures, improvements to a reference architecture, etc. These activities will be done by means of simulators and/or real hardware depending on the availability.

2. COMPETENCIAS

Competencias básicas, generales y transversales.

Esta asignatura contribuye a adquirir las siguientes competencias básicas, generales y transversales definidas en el apartado 3 del Anexo de la Orden CIN/352/2009:

TR2 - Conocimiento de materias básicas y tecnologías, que le capacite para el aprendizaje de nuevos métodos y tecnologías, así como que le dote de una gran versatilidad para adaptarse a nuevas situaciones.

TR3 - Capacidad de resolver problemas con iniciativa, toma de decisiones, creatividad, y de comunicar y transmitir conocimientos, habilidades y destrezas, comprendiendo la responsabilidad ética y profesional de la actividad del Ingeniero Técnico de Telecomunicación.

TR4 - Conocimientos para la realización de mediciones, cálculos, valoraciones, tasaciones, peritaciones, estudios, informes, planificación de tareas y otros trabajos análogos en su ámbito específico de la telecomunicación.

TR8 - Capacidad de trabajar en un grupo multidisciplinar y en un entorno multilingüe y de comunicar, tanto por escrito como de forma oral, conocimientos, procedimientos, resultados e ideas relacionadas con las telecomunicaciones y la electrónica.

TRU1 - Capacidad de análisis y síntesis.

TRU2 - Comunicación oral y escrita.

TRU3 - Capacidad de gestión de la información.

TRU4 - Capacidad de aprendizaje autónomo.

TRU5 - Capacidad para trabajar en equipo.

Competencias de Carácter Profesional

Esta asignatura proporciona la(s) siguiente(s) competencia(s) de carácter profesional definida(s) en el apartado 5 del Anexo de la Orden CIN/352/2009:

CTE1 - Capacidad de construir, explotar y gestionar las redes, servicios, procesos y aplicaciones de telecomunicaciones, entendidas éstas como sistemas de captación, transporte, representación, procesado, almacenamiento, gestión y presentación de información multimedia, desde el punto de vista de los servicios telemáticos.

CTE4 - Capacidad de describir, programar, validar y optimizar protocolos e interfaces de comunicación en los diferentes niveles de una arquitectura de redes.

CTE7 - Capacidad de programación de servicios y aplicaciones telemáticas, en red y distribuidas.

Resultados de aprendizaje

Al terminar con éxito esta asignatura/enseñanza, los estudiantes serán capaces de:

RA1. Categorizar y comparar los diferentes operadores de un computador. Conocer cómo un computador maneja diferentes sistemas de representación para operar con enteros y números en coma flotante. Conocer las estructuras de sumadores y aceleradores binarios obteniendo estimaciones teóricas de su rendimiento y coste y comprobar experimentalmente dichos cálculos teóricos. Diseñar sumadores óptimos a partir de módulos básicos de sumadores y aceleradores, desarrollando el concepto de escalabilidad. Comprender cómo se realiza una multiplicación en un computador y qué estructuras se utilizan para su implementación.

RA2. Interpretar las características de los repertorios de instrucciones como los modos de direccionamiento, modos de ejecución y número de direcciones. Evaluar el impacto que tiene el repertorio en el rendimiento de un computador y la influencia en el diseño de su estructura.

RA3. Saber orquestar los componentes de un computador para que ejecuten correctamente una instrucción sobre una determinada implementación. Extraer los cronogramas de ejecución de operaciones computacionales sobre una arquitectura dada. Describir un procesamiento encauzado, calcular su rendimiento, saber en qué consisten los “parones” y las pérdidas de ciclos y cuáles son las técnicas que se aplican para mitigar sus efectos.

RA4. Explicar qué ventajas introduce la jerarquía de niveles de un sistema de memoria en el rendimiento final y a qué son debidas. Identificar los elementos que conforman un sistema de memoria caché y las diferentes políticas que se pueden implementar en su diseño. Calcular el rendimiento de cada implementación de caché. Argumentar las ventajas e inconvenientes de las diferentes opciones de diseño.

RA5. Describir el espacio de diseño de un sistema de entrada/salida y cómo afecta al rendimiento final de los dispositivos periféricos y del sistema completo.

RA6. Conocer, comprender y evaluar la estructura y arquitectura de los computadores, así como los componentes básicos que los conforman y su interconexión. Tener una visión de la evolución histórica de los computadores. Evaluar cuantitativamente las prestaciones de un computador y poder comparar y emplear los resultados obtenidos. Comprender cuales son los factores que afectan al rendimiento y su coste. Ser capaces de analizar objetivamente estos factores para justificar la toma de decisiones en el diseño o adquisición de nuevos sistemas para una aplicación concreta y de acuerdo a unos requisitos. Anticipar mejoras en computadores encaminadas al aumento del rendimiento.

3. CONTENIDOS

Contenidos de teoría:

- Introducción
 - Conceptos generales de arquitectura y estructura de computadores
 - Arquitectura Von-neumann: bloques funcionales
 - Factores de rendimiento
- La ruta de datos
 - Representación: enteros y Coma Flotante
 - Ruta de datos y velocidad del reloj
 - Operadores de la ULA. El sumador
 - Aceleración de la suma entera
 - Operación de multiplicación en enteros
 - Suma y multiplicación en CF
- El repertorio de instrucciones
 - Principios de Diseño: Modos de direccionamiento, modos de ejecución
 - Codificación y formato de las instrucciones. Rendimiento
 - Repertorios CISC/RISC
 - Compilación y compatibilidad binaria
- La unidad de control
 - Operaciones elementales, señales y cronogramas
 - Segmentación. Rendimiento
- La jerarquía de memoria
 - Concepto de jerarquía de memoria

- Memoria caché: organización, correspondencia, ubicación, sustitución.
- Rendimiento de la memoria caché. Tasa de fallo. Tiempo medio de acceso.
- Sistemas de entrada/salida
 - Concepto de Puertos
 - Sistemas de E/S programado, por Interrupciones y DMA

Contenidos de laboratorio:

- Diseño y simulación de estructuras de sumadores
 - Simulación de la suma en VHDL.
 - Estructuras básicas de sumadores y aceleradores en VHDL. Escalabilidad.
 - Análisis y diseño de estructuras de sumadores-aceleradores heterogéneas. Cálculo de aceleración.
- Uso de un procesador RISC
 - Características. Repertorio esencial del DLX.
 - Implementación de algoritmos simples. Cálculo de ciclos de ejecución.
- Segmentación de cauce
 - Ejecución segmentada en DLX. Simuladores.
 - Enteros y coma flotante.
 - Riesgos de datos, de control y estructurales
 - Técnicas estáticas de planificación de instrucciones
 - Adelantamiento de operandos. Salto retardado. Rendimiento.

CRONOGRAMA

Unidades temáticas	Temas	Total horas, clases o tiempo de dedicación
Introducción La ruta de datos	<ul style="list-style-type: none"> • Temas 1 y 2 	<ul style="list-style-type: none"> • 6 horas
El repertorio de instrucciones	<ul style="list-style-type: none"> • Tema 2 	<ul style="list-style-type: none"> • 6 horas
La unidad de control	<ul style="list-style-type: none"> • Tema 3 	<ul style="list-style-type: none"> • 6 horas
La jerarquía de memoria	<ul style="list-style-type: none"> • Tema 4 	<ul style="list-style-type: none"> • 6 horas
Sistemas de entrada/salida	<ul style="list-style-type: none"> • Tema 5 	<ul style="list-style-type: none"> • 6 horas
Simulación de estructuras de sumadores	<ul style="list-style-type: none"> • Bloque 1 	<ul style="list-style-type: none"> • 4 horas
Uso de un procesador RISC	<ul style="list-style-type: none"> • Bloque 2-1 	<ul style="list-style-type: none"> • 10 horas
Segmentación de cauce	<ul style="list-style-type: none"> • Bloque 2-2 	<ul style="list-style-type: none"> • 12 horas

4. METODOLOGÍAS DE ENSEÑANZA APRENDIZAJE. ACTIVIDADES FORMATIVAS

4.1. Distribución de créditos (especificar en horas)

Número de horas presenciales:	<ul style="list-style-type: none"> • Clases en gran grupo: 28 horas (2 horas x 14 semanas) • Clases en grupo reducido: 28 horas (2 horas x 14 semanas) • Evaluaciones: 4 horas <p>Total: 60 horas presenciales</p>
Número de horas del trabajo propio del estudiante:	<ul style="list-style-type: none"> • Preparación de las clases, aprendizaje autónomo, preparación de ejercicios, pruebas y prácticas: • Total: 90 horas
Total horas	150 horas

4.2. Estrategias metodológicas, materiales y recursos didácticos

Clases Teóricas (en grupos grandes)	<ul style="list-style-type: none"> • Presentación y/o revisión de conceptos • Presentaciones orales, actividades interactivas y otras actividades. • Asignaciones de lectura. Asignaciones de resolución de problemas. Asignaciones de estudio autónomo
Clases Prácticas (en grupos reducidos)	<ul style="list-style-type: none"> • Presentación y/o revisión de conceptos de carácter eminentemente práctico. • Resolución de problemas en grupo. • Sesiones prácticas de laboratorio: orientadas a consolidar y desarrollar los conceptos presentados previamente, así como a familiarizar al estudiante con herramientas hardware y software de apoyo al estudio de la materia y futuro desempeño profesional • Presentaciones orales y otras actividades
Tutorías individuales, grupales y via web (foro, correo, etc)	<ul style="list-style-type: none"> • Resolución de dudas • Apoyo al aprendizaje autónomo

5. EVALUACIÓN: Procedimientos, criterios de evaluación y calificación

Preferentemente se ofrecerá a los alumnos un sistema de evaluación continua que tenga características de evaluación formativa de manera que sirva de realimentación en el proceso de enseñanza-aprendizaje por parte del alumno.

5.1. PROCEDIMIENTOS

La evaluación debe estar inspirada en los criterios de evaluación continua (Normativa de Evaluación de los Aprendizajes, NEA, art 3). No obstante, respetando la normativa de la Universidad de Alcalá se pone a disposición del alumno un proceso alternativo de evaluación final de acuerdo a la Normativa de Evaluación de los Aprendizaje (aprobada en Consejo de Gobierno de 24 de marzo de 2011 y modificada en Consejo de Gobierno de 5 de mayo de 2016) según lo indicado en su Artículo 10, los alumnos tendrán un plazo de quince días desde el inicio del curso para solicitar por escrito al Director de la Escuela Politécnica Superior su intención de acogerse al modelo de evaluación no continua aduciendo las razones que estimen convenientes. La evaluación del proceso de aprendizaje de todos los alumnos que no cursen solicitud al respecto o vean denegada la misma se realizará, por defecto, de acuerdo al modelo de evaluación continua. El estudiante dispone de dos convocatorias para superar la asignatura, una ordinaria y otra extraordinaria.

CONVOCATORIA ORDINARIA

En la convocatoria ordinaria el alumno será evaluado mediante el proceso de Evaluación Continua salvo que se le conceda la opción de la evaluación final.

CONVOCATORIA EXTRAORDINARIA

La convocatoria extraordinaria seguirá un procedimiento similar a la que se plantee en el sistema de evaluación mediante Examen Final el cual cubrirá tanto aspectos teóricos como prácticos abordados en el laboratorio.

5.2. EVALUACIÓN

CRITERIOS DE EVALUACIÓN

Atendiendo a las competencias descritas en el apartado 2, la evaluación del alumno se basará en el grado de adquisición de las mismas que demuestre que el alumno:

CE1. Tiene capacidad de análisis y de síntesis, aplicando un razonamiento crítico y es capaz de demostrar el dominio de los conceptos que se manejan en la asignatura mediante la resolución correcta y fundamentada de los problemas y prácticas propuestas.

CE2. Conoce la estructura de los sumadores-aceleradores estudiados, pudiendo determinar sus tiempos y escoger aquél con las características adecuadas según requisitos de coste-rendimiento. Obtiene razonadamente la aceleración de un diseño y propone una mejora dadas ciertas restricciones. Es capaz de introducir las mejoras pertinentes en un sumador entero de acuerdo a un requerimiento de aceleración. Puede obtener el tiempo máximo de estabilización de los bits-resultado en una configuración de sumadores-aceleradores heterogéneos. Es capaz de utilizar las herramientas de simulación para comprobar los tiempos obtenidos teóricamente.

CE3. Conoce los distintos sistemas de representación y su manipulación por parte del computador, tanto para números enteros como para reales, describiendo el funcionamiento de los operadores en el camino de datos.

CE4. Conoce las tendencias de diseño en las arquitecturas de repertorios de instrucciones y en qué

se fundamentan. Puede explicar y reconocer los distintos criterios de clasificación de un repertorio. Entiende la influencia que tiene el repertorio de instrucciones y su codificación y tratamiento en el rendimiento de un computador. Está capacitado para medir el rendimiento de un repertorio en función de diferentes parámetros.

CE5. Especifica la secuencia de operaciones elementales que permiten implementar una instrucción y las señales de control involucradas para una arquitectura dada; realiza los cronogramas de ejecución e identifica las posibilidades de procesamiento concurrente que ofrece una ruta de datos.

CE6. Entiende el principio de segmentación como método de incrementar la productividad de un sistema cualquiera y en particular de un computador. Conoce algunas técnicas que permiten aprovechar los beneficios de la ejecución encauzada y es capaz de obtener una estimación cuantitativa del rendimiento obtenido. Diseña una comprobación experimental que demuestra efectivamente tal rendimiento. Identifica dependencias y riesgos, y propone soluciones coherentes.

CE7. Entiende cómo se organiza el sistema de memoria y los diferentes modos de acceso a los distintos niveles jerárquicos en los que esté distribuida. Es capaz de obtener la traza de memoria y tasas de fallos y aciertos de caché para un programa en un determinado esquema jerárquico de memoria. Conoce las ventajas e inconvenientes de cada una de las políticas que permiten implementar un sistema de memoria caché.

CE8. Conoce las diferentes técnicas de comunicación CPU con entrada/salida, en particular lo relativo a interrupciones vectorizadas y es capaz de seleccionar el método más adecuado de comunicación en cada caso.

INSTRUMENTOS DE EVALUACIÓN Y CRITERIOS DE CALIFICACIÓN

En la Evaluación Continua se realizarán distintas pruebas de tipo continuo (PEC) que acumularán un 20% de la nota final, una prueba parcial intermedia (PEI) que determinará el 40% y una prueba final (PEF) de peso 40% de la nota final. Todas las pruebas incluirán contenidos teóricos y prácticos. Los estudiantes que no se presenten a cualquiera de las pruebas o no las entreguen tendrán una calificación de 0 puntos correspondiente a la prueba en cuestión. Tendrán una calificación de “No presentado” aquellos estudiantes que no se presenten a la PEF.

Los estudiantes que tengan reconocido el derecho a la opción de Examen Final en la Convocatoria Ordinaria y todos los estudiantes que concurran a la Convocatoria Extraordinaria, deberán realizar y superar un único examen que cubre toda la asignatura, el cual contará el 100% de la nota de la Convocatoria correspondiente. Este examen se celebrará en las fechas y horas fijadas por la escuela.

En la convocatoria ordinaria – evaluación continua, la relación entre los criterios, instrumentos y calificación es la siguiente.

Competencia	Resultado de Aprendizaje	Criterio de Evaluación	Instrumento de evaluación	Peso en la calificación
TR2, TR3, TR4, TR8, TRU1, TRU2, TRU3, TRU4, TRU5, CTE1, CTE4, CTE7	RA1-6	CE1-CE8	PEC	20%
	RA1-3, RA6	CE1-CE6	PEI	40%
	RA1-RA6	CE1-CE8	PEF	40%

Tabla de evaluación final o extraordinaria

Competencia	Resultado de Aprendizaje	Criterio de Evaluación	Instrumento de evaluación	Peso en la calificación
TR2, TR3, TR4, TR8, TRU1, TRU2, TRU3, TRU4, TRU5, CTE1, CTE4, CTE7	RA1-RA6	CE1-CE8	PEF	100%

6. BIBLIOGRAFÍA

6.1. Bibliografía básica

- Fundamentos de los computadores. Pedro de Miguel Anasagasti. Paraninfo, 1992.
- Schaum's Outline of Computer Architecture (Schaum's Outlines) 1st Edition
- Estructura y diseño de computadores. Interficie circuitería/programación. David A. Patterson y John L. Hennessy. Editorial Reverté, 2000.
- Arquitectura de computadores. Un enfoque cuantitativo. John L. Hennessy y David A. Patterson. Mc Graw Hill, 1993.

6.2. Bibliografía complementaria

- Organización y arquitectura de computadores. William Stallings. Prentice Hall, 5ª edición, 2000.
- Organización de Computadores. Carl Hamacher, Zvonko Vranesic y Safwat Zaky. McGraw Hill, 2003.
- Structured Computer Organization. Andrew S. Tanenbaum. Prentice Hall, 4th edition, 1999.

NOTA INFORMATIVA

La Universidad de Alcalá garantiza a sus estudiantes que, si por exigencias sanitarias las autoridades competentes impidieran la presencialidad total o parcial de la actividad docente, los planes docentes alcanzarían sus objetivos a través de una metodología de enseñanza-aprendizaje y evaluación en formato online, que retornaría a la modalidad presencial en cuanto cesaran dichos impedimentos.